Intel setzt verstärkt auf die Kernanzahl, während sich das Unternehmen auf den nächsten Kampf um High-End-Server-CPUs mit AMD vorbereitet.
Intel hat auf den Hot Chips 2026 weitere Details zu seiner Xeon-7-Plattform der nächsten Generation mit dem Codenamen Diamond Rapids vorgestellt. Nach Angaben des Unternehmens wird der Prozessor in seiner größten Konfiguration auf 256 P-Cores und 1,28 GB Last-Level-Cache skalieren.
Das entspricht einem großen Sprung gegenüber Granite Rapids, dessen Top-Konfiguration 128 P-Cores erreicht. Intel positioniert den Chip für anspruchsvolle Rechenzentrums-Workloads, darunter KI und High-Performance-Computing.
. Auch der Zeitplan hat sich verschoben. Diamond Rapids wurde zuvor früher erwartet, doch Intel will die Plattform nun 2027 auf den Markt bringen. Wie The Register berichtet, hat das Unternehmen außerdem die geplanten Varianten mit acht Speicherkanälen gestrichen, sodass nun das Design mit hoher Kernanzahl im Mittelpunkt steht.
Intel ändert den Aufbau des Chips
Diamond Rapids verwendet bis zu 22 Chiplets, aufgeteilt auf 16 Kern-Chiplets, vier Base-Tiles und zwei Fabric-Hub-Tiles, laut Intel. Jedes Kern-Chiplet kann 16 P-Cores enthalten. Jeweils vier Chiplets sitzen über einem Cache-tragenden Base-Tile und bilden so vier Compute Building Blocks mit jeweils 64 Kernen.
Intel nutzt seine 3D-Technologie Foveros Direct, um die Kern-Chiplets auf die Base-Tiles zu stapeln. Anschließend verbindet das Unternehmen diese Rechenblöcke über UCIe-S-Verbindungen durch das Package-Substrat mit den zentralen Fabric Hubs.
Die Fabric Hubs übernehmen Speicher und I/O und ermöglichen Intel damit den Aufbau eines sogenannten einheitlichen Speicherverbunds. Intel entschied sich für diese längeren Verbindungen für UCIe-S statt für sein EMIB-Package, weil dieser Ansatz laut Unternehmen einen gleichmäßigeren Zugriff auf die Speicher-Hubs ermöglicht.
Mehr Speicher und schnelleres I/O
Diamond Rapids unterstützt 16 Speicherkanäle, wobei DDR5 8.000 MT/s und MRDIMMs 12.800 MT/s erreichen. Intel gibt eine Speicherbandbreite von bis zu 1,6 TB/s an. Die Plattform bietet außerdem bis zu 128 Lanes, die für PCIe 6.0, CXL 3.0 oder UPI 3 verwendet werden können, sowie acht PCIe-4.0-Lanes für Plattformfunktionen.
Diese Kombination ist wichtig, denn 256 zusätzliche Kerne ohne eine höhere Speicher- und I/O-Kapazität könnten dazu führen, dass die Kerne auf Daten warten. Diamond Rapids erweitert stattdessen alle drei Teile des Systems gemeinsam.
Neue Befehle, aber ein bemerkenswertes Fehlen
Intel fügt AVX 10.2 und Advanced Performance Extensions, kurz APX, hinzu. APX verdoppelt die Anzahl der Allzweckregister von 16 auf 32. Intel zufolge kann die Neukompilierung von Software für die neuen Befehle außerdem Speicherzugriffe und -schreibvorgänge reduzieren.
Der Prozessor wird außerdem über erweiterte AMX-Funktionen für KI-Workloads verfügen. Diamond Rapids wird jedoch kein Hyper-Threading unterstützen, laut The Register. Damit verfügt Intel über 256 physische Kerne und 256 Threads, während AMDs kommende 256-Kern-EPYC-Venice voraussichtlich 512 Threads unterstützen wird.
Die Erkenntnisse von eWeek: Intel konkurriert mit Ausgewogenheit, nicht nur mit Kernen
Das Interessante an Diamond Rapids ist nicht allein die Schlagzeile von 256 Kernen. Intel kombiniert diese Zahl mit 16 Speicherkanälen, 1,28 GB Cache und einer Speicherbandbreite von bis zu 1,6 TB/s.
Das deutet darauf hin, dass Intel das klassische Problem vermeiden will, eine riesige CPU zu bauen, die ihre Kerne nicht ausreichend mit Daten versorgen kann. Der eigentliche Test steht jedoch noch aus: Unabhängige Benchmarks müssen zeigen, ob die neue Architektur diese ungewöhnlich große Hardware-Basis in eine bessere Praxisleistung als AMDs 256-Kern-Venice umsetzen kann.
Vorerst verschafft Diamond Rapids Intel am oberen Ende numerische Parität und führt zugleich ein grundlegend anderes Xeon-Design ein. Der Erfolg wird letztlich weniger vom Datenblatt abhängen als von Leistung, Energieverbrauch, Preisgestaltung und der Frage, wie gut die neue Architektur reale HPC- und KI-Workloads bewältigt.
Weitere Nachrichten: China schlägt bis 2028 mehr als 100 Standards für humanoide Roboter vor und will damit Tests, Sicherheit, Interoperabilität und den Einsatz in seiner schnell wachsenden Robotikbranche standardisieren.