Huawei affirme que la prochaine puce de ses téléphones pourra intégrer bien plus de puissance de calcul sans recourir à de nouveaux outils de fabrication de puces.
L’entreprise affirme que son prochain processeur pour smartphone Kirin pourra offrir une augmentation de 55 % de la densité de transistors par rapport au Kirin 9030 Pro de l’an dernier, sans passer à un procédé de fabrication plus récent. Les gains annoncés proviennent d’une conception LogicFolding qui réorganise les circuits logiques au lieu de s’appuyer sur des outils de lithographie plus avancés, ce procédé utilisant la lumière pour imprimer des structures plus petites sur les puces.
Pour l’industrie chinoise des semi-conducteurs, cette affirmation est importante, car elle laisse entrevoir une solution de contournement fondée sur la conception, dans un contexte de contrôles à l’exportation américains qui limitent toujours l’accès aux équipements de fabrication de puces les plus avancés. La difficulté consiste à démontrer que ces gains peuvent résister à la production réelle, où la chaleur, le rendement, le coût et la fiabilité déterminent toujours si une conception de puce peut être déployée à grande échelle.
Huawei mise sur la conception plutôt que sur la lithographie
Le South China Morning Post a rapporté que le Kirin 2026 de Huawei utilise l’architecture LogicFolding de l’entreprise, qui réorganise la disposition physique des circuits logiques au lieu de s’appuyer sur un procédé de fabrication plus fin.
« Les gains n’ont pas été obtenus grâce à une nouvelle étape de lithographie, mais grâce à une réorganisation topologique de la distribution spatiale de la logique », a écrit He Tingbo, présidente du comité des scientifiques de Huawei et directrice du département des semi-conducteurs de l’entreprise, dans l’article mis à jour, selon le SCMP.
Huawei a déclaré que le Kirin 2026 réduisait également la consommation d’énergie de 41 % tout en atteignant les mêmes performances que le Kirin 9030 Pro de référence. La puce a aussi enregistré une baisse de 5,6 % de sa densité de puissance à 25 °C et 0,9 V.
Interesting Engineering a indiqué que la conception LogicFolding à double couche raccourcissait la longueur des interconnexions de 30 %, réduisait de plus de 50 % le nombre de tampons d’horloge et diminuait de 25 % la distorsion d’horloge. Ces changements peuvent aider les signaux à circuler plus efficacement dans le processeur.
En termes simples, Huawei cherche à tirer davantage de performances de l’architecture de la puce plutôt que d’attendre d’avoir accès à des équipements de fabrication plus avancés.
Une approche fondée sur la conception pour les puces chinoises
Huawei a présenté la Tau Scaling Law comme une alternative à la loi de Moore, qui s’est traditionnellement concentrée sur la réduction de la taille des transistors afin d’en faire tenir davantage sur une puce. La Tau Scaling Law s’intéresse plutôt à la vitesse à laquelle les données circulent dans un processeur.
Les enjeux dépassent le cadre d’un seul smartphone Huawei.
L’industrie chinoise des puces subit des pressions pour continuer à progresser sans bénéficier du même accès aux outils étrangers avancés utilisés par les principales fonderies mondiales. Si Huawei parvient à commercialiser cette conception à grande échelle, elle pourrait soutenir les fabricants chinois de smartphones et de matériel d’IA tout en ajoutant une variable à un marché asiatique des semi-conducteurs déjà très concurrentiel.
Il a également présenté un plan à plus long terme visant à faire évoluer LogicFolding de l’approche actuelle à deux couches vers trois, quatre ou davantage de niveaux actifs par boîtier.
« Au cours de la prochaine décennie, LogicFolding devrait évoluer d’un repliement local des chemins critiques vers un repliement multicouche à grande échelle », a écrit He, selon Interesting Engineering.
La chaleur et les rendements restent le principal défi
Les travaux ont été publiés sur ChinaXiv, une plateforme destinée aux articles scientifiques qui n’ont pas encore fait l’objet d’une évaluation par les pairs ; les chiffres de Huawei doivent donc encore être soumis à un examen technique plus large.
Les principaux compromis sont également bien connus dans la fabrication des puces: dissipation thermique, rendement de production, normes, outillage et coût. Une puce plus dense peut sembler performante sur le papier, mais les appareils commerciaux doivent offrir des résultats de fabrication constants et de bonnes performances thermiques dans des conditions d’utilisation réelles.
Pour les acheteurs de smartphones, l’impact immédiat pourrait se traduire par des appareils Huawei Mate plus rapides et plus économes en énergie, si ces affirmations se vérifient sur des produits commerciaux.
Pour le marché régional des puces, le principal enseignement est que l’innovation en matière de conception pourrait devenir un levier plus important à mesure que les contrôles à l’exportation remodèlent les chaînes d’approvisionnement en matériel et les stratégies technologiques nationales.
L’affirmation de Huawei ne concerne pas seulement une puce pour smartphone. Elle vise à déterminer si l’architecture peut contribuer à combler une partie du retard créé par l’accès limité à la lithographie avancée.
À lire également : les ambitions de DeepSeek dans les puces d’IA, selon certaines informations pourraient réduire sa dépendance à Nvidia et Huawei, alors que la course au matériel d’IA en Chine devient de plus en plus concurrentielle.