Les pénuries de puces d’IA ne concernent plus seulement les GPU pour les acheteurs professionnels.
La chaîne d’approvisionnement des accélérateurs d’IA dépend de puces logiques de pointe, de mémoires à large bande passante, de technologies de packaging avancées et de systèmes de lithographie spécialisés. Ces contraintes influent déjà sur la manière dont les entreprises achètent de la capacité cloud, évaluent le coût des projets d’IA et planifient le déploiement de leurs infrastructures.
Les goulets d’étranglement de l’IA touchent la mémoire et le packaging
TSMC montre à quelle vitesse la demande en IA met la production de puces sous tension. L’entreprise a déclaré début 2025 que son chiffre d’affaires lié aux serveurs et processeurs dédiés à l’IA avait plus que triplé en 2024 et devait doubler en 2025, selon The Wall Street Journal.
Ces perspectives sont devenues encore plus ambitieuses. Investor’s Business Daily a ensuite rapporté que TSMC avait relevé sa prévision de croissance du chiffre d’affaires des accélérateurs d’IA sur cinq ans à la fourchette moyenne à haute des 50 %, contre une prévision antérieure située au milieu des 40 %.
La lithographie EUV constitue l’une des contraintes. Cette technologie sert à fabriquer nombre de processeurs de pointe. ASML, basée aux Pays-Bas, est le seul fournisseur commercial de systèmes EUV pour cette catégorie de fabrication de puces et a déclaré n’avoir jamais expédié de machines EUV en Chine.
La mémoire est un autre point de tension. La mémoire à large bande passante se trouve à proximité des processeurs d’IA et leur fournit les données assez rapidement pour l’entraînement et l’inférence de grands modèles. Micron a déclaré que sa production de HBM était vendue jusqu’en 2026, tandis que la demande des centres de données d’IA resserre également le marché global de la mémoire pour les fabricants d’appareils et les acheteurs de matériel informatique professionnels.
Le packaging avancé ajoute un autre goulet d’étranglement. Les accélérateurs d’IA modernes associent des puces de calcul et de la HBM au sein de boîtiers étroitement intégrés. La capacité de packaging peut donc limiter les livraisons même lorsque la production de wafers est disponible. TSMC a déclaré que CoWoS restait important pour les boîtiers de grands processeurs d’IA, alors que les nouvelles approches au niveau du panneau sont encore en développement.
Les risques d’approvisionnement s’étendent aux projets d’infrastructure d’IA
Les fournisseurs de cloud se disputent les accélérateurs d’IA auprès de nombreux fabricants de puces, fonderies, fournisseurs de mémoire et partenaires de packaging dont dépendent également les constructeurs de serveurs et les laboratoires d’IA. Alors que de plus en plus d’entreprises font passer l’IA des projets pilotes à l’ inférence à grande échelle, une offre plus tendue peut se traduire par moins d’instances GPU disponibles, des délais plus longs pour la capacité réservée et des tarifs moins prévisibles.
Les infrastructures d’IA privées sont exposées à des risques similaires. Une entreprise qui construit son propre cluster de GPU peut subir des retards dans l’approvisionnement en accélérateurs, la disponibilité de la HBM, l’intégration des serveurs, la mise en réseau, l’alimentation électrique et le refroidissement. Ces contraintes peuvent affecter les charges de travail d’entraînement et d’inférence qui nécessitent une capacité stable à grande échelle.
Le goulet d’étranglement modifie également la stratégie des fournisseurs. Dépendre d’un seul fournisseur d’accélérateurs, d’un seul fournisseur cloud ou d’un seul modèle de déploiement laisse moins de solutions si l’offre se resserre ou si les prix évoluent. Les hyperscalers étudient déjà des stratégies de puces d’IA sur mesure, et les acheteurs professionnels pourraient avoir besoin d’une flexibilité similaire entre les différentes options d’accélérateurs, les engagements cloud et les infrastructures sur site.
La politique américaine réduit certaines vulnérabilités sans éliminer la concentration sous-jacente. Le département du Commerce a finalisé en novembre 2024 une subvention de 6,6 milliards de dollars US au titre du CHIPS Act pour TSMC Arizona, après quoi TSMC a porté ses projets d’investissement aux États-Unis à 165 milliards de dollars US. Cet investissement constitue une couverture nationale pour la production de puces avancées, mais il ne remplace pas immédiatement le rôle de Taïwan dans la fabrication de pointe.
Les projets d’infrastructure d’IA doivent tenir compte des contraintes d’approvisionnement et ne pas les considérer comme un simple problème d’achat temporaire. La disponibilité des puces, la capacité mémoire et le débit du packaging détermineront quels projets d’IA passeront à l’échelle, lesquels resteront au stade pilote et combien les entreprises devront payer pour les mettre en production.
À lire aussi : L’accord de calcul de 6,3 milliards de dollars US de SpaceX montre à quel point la capacité d’IA est devenue précieuse.